程序员经验分享-hwhale

调试 VHDL Modelsim 中的迭代限制错误

2023-12-07

我正在 Modelsim 上为 d 触发器编写 VHDL 代码，当我尝试模拟它时出现错误：

错误：(vsim-3601) 在 400 ps 时达到迭代限制。

我不确定这意味着什么，但我已经检查了大部分源代码以查找错误，但没有成功。谁能猜出问题可能是什么？


此错误通常表明 ModelSim 陷入无限循环。在 VHDL 中，当将信号放置在灵敏度列表中并且该信号在此过程中发生更改时，可能会发生这种情况。信号改变，触发过程，信号改变，信号再次触发过程，循环继续。

下面是一个导致无限循环的过程的简单示例：

PROCESS (count)

BEGIN

count <= not count;

END PROCESS;
本文内容由网友自发贡献，版权归原作者所有，本站不承担相应法律责任。如您发现有涉嫌抄袭侵权的内容，请联系:hwhale#tublm.com(使用前将#替换为@)

VHDL

modelsim

调试 VHDL Modelsim 中的迭代限制错误 的相关文章

  • 请帮助我解决VHDL编译错误[重复]

    这个问题在这里已经有答案了 library IEEE use IEEE std logic 1164 all entity doorlock is port reset in std logic enable in std logic pa

  • Modelsim 对 SV 的支持

    我目前正在使用 modelsim SE 5 8e 它不支持SystemVerilog 我需要使用 SystemVerilog 来设计和验证我的项目 您知道哪个版本的 Modelsim 能够很好地支持 sytemverilog 的设计和验证子

  • Altera Quartus 谎称未安装 Modelsim

    在 Fedora 22 64 位中安装 Quartus 13 0 和 Modelsim 在 32 位中运行 Quartus 因为否则我会遇到很多很多问题 不过 我可以启动 Quartus 创建项目 综合它 启动仿真窗口并配置输入信号 然后

  • wait 语句必须包含带有 UNTIL 关键字的条件子句

    以下VHDL将用于测试平台 在分析过程中 我在第一个等待语句上不断收到错误 等待语句必须包含带有 UNTIL 关键字的条件子句 我有几个这样编写的工作测试台 我似乎无法找到可能是什么错误 library IEEE USE IEEE std

  • VHDL 上的反转位顺序

    我在做类似的事情时遇到困难 b 0 to 7 lt a 7 downto 0 当我用ghdl编译它时 出现顺序错误 我发现使我的电路工作的唯一方法如下 library ieee use ieee std logic 1164 all ent

  • 使用双寄存器方法解决亚稳态问题

    为了解决Verilog中不同时钟域引起的亚稳态 采用双寄存器方法 但据我所知 亚稳态的最终输出尚未确定 输出独立于输入 那么 我的问题是如何保证使用双寄存器方法输出的正确性 Thanks 您不能完全确定您避免了亚稳态 正如您所提到的 亚稳态

  • 敏感列表中的哪个信号触发该过程

    在VHDL中 当模拟测试平台时 我有一个过程和一个敏感度列表 是否可以查看敏感列表中的哪个信号触发了该过程 我知道这可能取决于工具 我正在使用 Xilinx ISE 模拟器是否提供此信息 您可以使用 transaction属性结合 even

  • 将库添加到 Vivado 2014.4

    我对 Vivado 和 VHDL 还很陌生 我想要一些关于基本问题的指导 我猜我可以创建自己的库并在我的项目中使用它们 就像使用默认库和基本库一样 eg library IEEE use IEEE std logic 1164 ALL us

  • 全8位加法器，非逻辑输出

    我创建了一个带全加器的 8 位加法器 正如您所看到的 我开始从右到左添加相应的位 对于 cin 信号 t1 和 t2 并按顺序 cout t2 和 t1 第一个 cin 设置为加法器输入 cin 我在实现中没有看到任何问题 但是当我运行它时

  • VHDL 中数组的硬件表示

    使用 VHDL 我想要一些寄存器 每个寄存器存储 16 位 所以我发现VHDL有一个内置数组 我想用它来存储iy中每个元素的16位 所以我想知道VHDL是否将此数组映射到实际寄存器 简短的回答是否定的 数组类型不映射到寄存器 长答案 VHD

  • 将 n 位的 std_logic_vector 向右或向左移位

    我有一个向量signal tmp std logic vector 15 downto 0 我必须将它向左或向右移动 n 位 我怎样才能实现这个操作 我想到了串联操作 但我不知道如何使用它 Use the ieee numeric std库

  • VHDL 中的 NULL 语句

    其实际目的是什么nullVHDL 中的声明 考虑以下代码 1 CASE s IS BEGIN WHEN 0 gt y lt 0 WHEN 1 gt NULL END CASE 2 CASE s IS BEGIN WHEN 0 gt y lt

  • vhdl中process语句的顺序执行

    对于vhdl中的process语句 据说process语句内部的执行顺序是连续的 我的问题是 请先看下面的代码 a b和c信号在进程语句中的if语句中是同时还是顺序分配给它们的新值 process clk is begin if risin

  • VHDL - 为什么直接在函数上使用长度属性会产生警告？

    我有一个 VHDL 函数 它返回记录的 std logic vector 表示形式 并且我想要该 std logic vector 的长度 我可以直接在函数上使用长度属性 为什么这会在 ModelSim 中产生警告 我是否会引发一些微妙的问

  • 如何从 Spartan 6 写入 Nexys 3 FPGA 板上的 Micron 外部蜂窝 RAM？

    我到处都查过了 数据表 Xilinx 网站 digilent 等等 但什么也没找到 我能够使用 Adept 工具来验证我的蜂窝 RAM 是否正常运行 但我找不到任何库存 VHDL 代码作为控制器来写入数据和从中读取数据 帮助 找到了此链接

  • VHDL (Xilinx) 中的错误：无法链接设计

    为什么我在 VHDL 中遇到错误 另外 有时 无法执行流程 因为之前的流程失败了 非常感谢 永久解决方案1 在win 10上 找出 installation directory Xilinx 14 x ISE DS ISE gnu MinG

  • 用几个 1 位 ALU 制作一个 4 位 ALU

    我正在尝试将几个 1 位 ALU 组合成一个 4 位 ALU 我对如何在 VHDL 中实际执行此操作感到困惑 这是我正在使用的 1 位 ALU 的代码 component alu1 define the 1 bit alu componen

  • VHDL STD_LOGIC_VECTOR 通配符值

    我一直在尝试用 VHDL 代码为我在 Altera DE1 板上实现的简单 16 位处理器编写有限状态机 在有限状态机中 我有一个CASE处理不同 16 位指令的语句 这些指令由 16 位 STD LOGIC VECTOR 带入 FSM 但

  • VHDL 中的 if 语句

    我有一个关于 VHDL 中 if 语句的问题 请参见下面的示例 signal SEQ bit vector 5 downto 0 signal output bit if SEQ 000001 and CNT RESULT 111111 t

  • VHDL - ror 和 rol 操作

    我怎么解决这个问题 reg 变量定义为 signal reg STD LOGIC VECTOR 7 downto 0 00000001 下面代码中ror操作有问题 错误信息是 Line 109 Syntax error near ror L

随机推荐

  • 在 C++ 中声明指向结构的指针会自动为其成员分配内存。我错了吗？

    我编写了以下代码 我相信如果我尝试访问我什至没有为其分配内存的结构的成员 它会崩溃 但令我感到非常惊讶的是 C 会自动为该结构分配内存 这是正常行为吗 相比之下 如果您声明一个指向对象的指针 然后尝试访问任何成员 而没有使用运算符 new

  • void 是 C 中的数据类型吗？

    Is voidC 编程语言中的数据类型 如果可以 它可以存储什么类型的值 如果我们有int float char等等 来存储值 为什么void需要吗 而虚空的范围是多少 Void 被认为是一种数据类型 出于组织目的 但它基本上是一个关键字

  • 如何在 UILabel 中为段落绘制边框？

    我正在尝试使用UILabel可以展现丰富的内容 为此 我使用attributedText财产在UILabel and a NSAttributedString我分配与NSHTMLTextDocumentType 我想要实现的一种格式是在段落

  • 如何在Python中对两个包含十六进制数字的字符串进行异或？

    我在网上寻找答案 但似乎没有一个能以我的方式解决我的问题 我知道 我很挑剔 D 事情是这样的 我使用字符串类型来存储两个十六进制数字 因为 python 中的默认整数类型对于我的目的来说不够长 例如这样 S1 315c4eeaa8b5f8a

  • 如果元组包含任何空字符串元素，则将其删除

    有人提出的问题与我所追求的相似 但又不完全一样 比如Python 3 从元组列表中删除空元组 但可以这么说 我仍然无法阅读字里行间的内容 这是我的数据结构 包含字符串的元组列表 data gt gt 1 1 2 1 1 2 1 1 1 1

  • 将以太网地址转换为可读形式？

    struct ethernet header u char ether dhost ETHER ADDR LEN u char ether shost ETHER ADDR LEN u short ether type for i 0 i

  • Javascript 库的比较 [关闭]

    就目前情况而言 这个问题不太适合我们的问答形式 我们希望答案得到事实 参考资料或专业知识的支持 但这个问题可能会引发辩论 争论 民意调查或扩展讨论 如果您觉得这个问题可以改进并可能重新开放 访问帮助中心以获得指导 在建议使用图书馆之后我的阿

  • 如何在swift中获取真正固定的Device-ID？

    我很长时间以来都使用下面的代码 我认为它是独一无二的 但我删除了我的应用程序并重新安装了它 我得到了新的不同的设备 ID if let uuid UIDevice current identifierForVendor uuidString

  • 使用动态 SQL 与参数调用 sp_executesql 的性能差异

    Given CREATE PROCEDURE dbo my storedproc param1 int param2 varchar 100 AS lt

  • 如何批量测试STDIN是否为终端？

    在 shell 中我可以这样做 if test t 0 then echo stdin is a tty exit 0 fi 我怎样才能批量执行此操作 编辑 感谢所有测试人员 echo off timeout 1 2 gt nul gt n

  • Websocket 史诗，接收连接和消息请求并发出消息和连接状态更新

    我希望创建一个可观察到的 redux 史诗 它可以与我的应用程序的其余部分分开 它需要 监听传入的动作 type SOCKET TRY CONNECT 这也可能会在连接时忽略任何其他 SOCKET TRY CONNECT 事件 另外侦听要发

  • 将不均匀列表转换为 data.frame [重复]

    这个问题在这里已经有答案了 在简单的情况下 将偶数列表转换为数据帧可以通过以下方式完成as data frame 例如 gt x1 lt list a 1 3 b 4 6 c 7 9 gt as data frame x1 a b c 1

  • copy-item 其中文件名是计算机主机名

    Powershell 中似乎存在一个基本问题 我正在做一个从 UNC 共享到本地的简单复制项目脚本C 驾驶 这是我的代码 hostname env computername Copy Item Path server share hostn

  • .NET Core 2 + 系统.Data.OracleClient。汉字不行

    我正在使用 NET Core 2 和几周前发布的 System Data OracleClient 包 https www nuget org packages System Data OracleClient 我能读懂数字 日期和普通的英

  • KeyListener 如何检测组合键（例如 ALT + 1 + 1）

    我怎样才能让我的定制KeyListener聆听以下组合ALT or CTRL就此而言 不止一把其他钥匙 假设我希望应用程序执行 11 种不同的操作 具体取决于按下的按键组合 ALT 0 ALT 9显然不会造成任何问题 而对于ALT 1 0

  • AngularJS：$watch 选择输入

    我知道我们可以使用 ng change 来解决这个问题 但我想了解为什么 watch 在 select 上不起作用 也许我做错了什么 但似乎我不是唯一一个为此苦苦挣扎的人 这是我的代码 HTML div class list div

  • 强制浏览器清除缓存

    有没有办法在我的页面上放置一些代码 以便当有人访问网站时 它会清除浏览器缓存 以便他们可以查看更改 使用的语言 ASP NET VB NET 当然还有 HTML CSS 和 jQuery 如果这是关于 css and js更改 那么一种方法

  • 如何使用java解码使用openssl aes-128-cbc编码的字符串？

    我在用着openssl编码一个string使用以下命令 openssl enc aes 128 cbc a salt pass pass mypassword lt lt lt stackoverflow 结果给我一个编码字符串 U2Fsd

  • 我可以从 C# 在远程应用程序域中注入线程吗

    我想知道是否可以将线程注入到在单独进程中运行的远程应用程序域中 我的猜测是我可以使用调试接口 ICorDebug 来做到这一点 但我想知道是否还有其他方法 最近宣布 Mono 提供了一项新功能来实现这一点 请参阅此帖子装配注入

  • 调试 VHDL Modelsim 中的迭代限制错误

    我正在 Modelsim 上为 d 触发器编写 VHDL 代码 当我尝试模拟它时出现错误 错误 vsim 3601 在 400 ps 时达到迭代限制 我不确定这意味着什么 但我已经检查了大部分源代码以查找错误 但没有成功 谁能猜出问题可能是

热门标签