zynq之petalinux安装和编译

2023-11-17

首先下载petalinux-v2015.4-final-installer-dec.run,去xilinx官网或者我的网盘下载http://pan.baidu.com/s/1gf11UGr
$ mkdir /opt/pkg
$ ./petalinux-v2015.4-final-installer-dec.run /opt/pkg

可以关闭,此用于xilinx统计信息

$ petalinux-util --webtalk off
更改权限所有者

gsc@gsc-250:/opt/pkg$ sudo chown -R gsc:gsc petalinux-v2015.4-final/

可选(前置条件安装git),这样在修改文件源码时,可以记录跟踪信息

gsc@gsc-250:/opt/pkg/petalinux-v2015.4-final/components$ git init
gsc@gsc-250:/opt/pkg/petalinux-v2015.4-final/components$ git add .
gsc@gsc-250:/opt/pkg/petalinux-v2015.4-final/components$ git commit -m "init add"
gsc@gsc-250:/opt/pkg/petalinux-v2015.4-final/components$ git log
commit 0efa3e70d0ba244ff4143f3e024e2bc6c27bb4b9Author: shichaoge <shichaoge@XXX.com>Date: Wed Apr 6 14:47:57 2016 +0800 init add

 

设置环境变量,并echo值如下

gsc@gsc-250:~/zynzq7000/peta_zed$ source /opt/pkg/petalinux-v2015.4-final/settings.sh

gsc@gsc-250:~/zynzq7000/peta_zed$ echo $PETALINUX/opt/pkg/petalinux-v2015.4-final

 

接下来就是创建工程,工程模板下载地址http://pan.baidu.com/s/1dF7BAA9,基于zedboard

gsc@gsc-250:~/zynzq7000/peta_zed$ petalinux-create -t project -s Avnet-Digilent-ZedBoard-v2015.4-final.bsp 
INFO: Create project: 
INFO: Projects: 
INFO: 	* Avnet-Digilent-ZedBoard-2015.4
INFO: has been successfully installed to /home/gsc/zynzq7000/peta_zed/
INFO: New project successfully created in /home/gsc/zynzq7000/peta_zed/

配置工程

gsc@gsc-250:~/zynzq7000/peta_zed/Avnet-Digilent-ZedBoard-2015.4$ petalinux-config 
INFO: Checking component...
INFO: Config linux

****** hsi v2015.4 (64-bit)
  **** SW Build 1412921 on Wed Nov 18 09:44:32 MST 2015
    ** Copyright 1986-2015 Xilinx, Inc. All Rights Reserved.

source /home/gsc/zynzq7000/peta_zed/Avnet-Digilent-ZedBoard-2015.4/build/linux/hw-description/hw-description.tcl -notrace
INFO: [Common 17-206] Exiting hsi at Wed Apr  6 14:55:16 2016...
[INFO ] config linux


*** End of the configuration.
*** Execute 'make' to start the build or try 'make help'.

[INFO ] generate DTS to /home/gsc/zynzq7000/peta_zed/Avnet-Digilent-ZedBoard-2015.4/subsystems/linux/configs/device-tree
INFO: [Hsi 55-1698] elapsed time for repository loading 0 seconds
WARNING: ps7_ethernet_0: No reset found
WARNING: ps7_usb_0: No reset found
INFO: [Common 17-206] Exiting hsi at Wed Apr  6 14:55:31 2016...
[INFO ] generate BSP for zynq_fsbl
INFO: [Hsi 55-1698] elapsed time for repository loading 0 seconds
INFO: [Common 17-206] Exiting hsi at Wed Apr  6 14:55:47 2016...
INFO: Config linux/kernel
[INFO ] oldconfig linux/kernel
INFO: Config linux/rootfs
[INFO ] oldconfig linux/rootfs
INFO: Config linux/u-boot
[INFO ] generate linux/u-boot configuration files
[INFO ] generate linux/u-boot board header files
INFO: [Hsi 55-1698] elapsed time for repository loading 0 seconds
INFO: [Common 17-206] Exiting hsi at Wed Apr  6 14:55:59 2016...
[INFO ] oldconfig linux/u-boot
gsc@gsc-250:~/zynzq7000/peta_zed/Avnet-Digilent-ZedBoard-2015.4$ 
编译这个工程

gsc@gsc-250:~/zynzq7000/peta_zed/Avnet-Digilent-ZedBoard-2015.4$ petalinux-build 
编译的最后几行如下

[INFO ] package rootfs.cpio to /home/gsc/zynzq7000/peta_zed/Avnet-Digilent-ZedBoard-2015.4/images/linux
[INFO ] Update and install vmlinux image
[INFO ] vmlinux linux/kernel
[INFO ] install linux/kernel
[INFO ] package zImage
[INFO ] zImage linux/kernel
[INFO ] install linux/kernel
[INFO ] Package HDF bitstream
gsc@gsc-250:~/zynzq7000/peta_zed/Avnet-Digilent-ZedBoard-2015.4$ 
生成BOOT.BIN

gsc@gsc-250:~/zynzq7000/peta_zed/Avnet-Digilent-ZedBoard-2015.4$ petalinux-package --boot --format BIN --fsbl ./images/linux/zynq_fsbl.elf --fpga ./images/linux/download.bit --u-boot --force
INFO: File in BOOT BIN: "/home/gsc/zynzq7000/peta_zed/Avnet-Digilent-ZedBoard-2015.4/images/linux/zynq_fsbl.elf"
INFO: File in BOOT BIN: "/home/gsc/zynzq7000/peta_zed/Avnet-Digilent-ZedBoard-2015.4/images/linux/download.bit"
INFO: File in BOOT BIN: "/home/gsc/zynzq7000/peta_zed/Avnet-Digilent-ZedBoard-2015.4/images/linux/u-boot.elf"
INFO: Generating zynq binary package BOOT.BIN...
INFO: Binary is ready.
镜像目录文件如下

将BOOT.BIN和image.ub拷贝到SD,并从SD卡启动,则有如下信息输出:

到这里基本验证完毕了安装是否正确。

如果修改了board design,则通过如下命令导入新的hdf文件

gsc@gsc-250:~/zynzq7000/Project_based_petalinux/Avnet-Digilent-ZedBoard-2015.4$ petalinux-config --get-hw-description=/home/gsc/zynzq7000/Project_based_petalinux/Avnet-Digilent-ZedBoard-2015.4/hardware/Avnet-Digilent-ZedBoard-2015.4/Avnet-Digilent-ZedBoard-2015.4.sdk/


petalinux2016.4有bug,需要安装在/home目录下

本文内容由网友自发贡献,版权归原作者所有,本站不承担相应法律责任。如您发现有涉嫌抄袭侵权的内容,请联系:hwhale#tublm.com(使用前将#替换为@)

zynq之petalinux安装和编译 的相关文章

  • Quartus II 安装

    本次介绍使用的 Quartus 版本为 10 1 目前 Quartus II 官网已经没有 13 1 以下版本的安装包 大家可以安装 13 1 以上版本的软件 功能都是大同小异 下载地址 FPGA Software Download Cen
  • Xilinx平台SRIO介绍(二)SRIO IP核基础知识

    使用SRIO IP核必须掌握的基础知识 理解了这篇 剩下的只是代码罢了 汇总篇 Xilinx平台SRIO介绍 汇总篇 目录 前言 SRIO RapidIO GT 有什么关系
  • SD卡读写实验(SPI模式)

    对于 SD 卡的 SPI 模式而言 采用的 SPI 的通信模式为模式 3 即 CPOL 1 CPHA 1 在 SD 卡 2 0 版 本协议中 SPI CLK 时钟频率可达 50Mhz SD 卡的 SPI 模式 只用到了 SDIO D3 SP
  • 用Vscode编辑verilog代码配置

    这篇教程感觉很详细了 我这里分享一下vscode和插件的安装包链接 都是官网下载的 放心食用 用VSCode编辑verilog代码 iverilog编译 自动例化 自动补全 自动格式化等常用插件 链接 https pan baidu com
  • FPGA实战--等精度频率测量

    首先放置效果图 本次试验中采用的是等精度测频率 等精度测频的原理是产生一个1s的高电平 在高电平中对被测方波进行计数 所测得数字即该波形频率 具体等精度测量原理请参考 http www elecfans com d 591858 html
  • Verilog实现两路组相联cache

    cache代码 timescale 1ns 1ps cache共32块 分为16组 每组2块 即两路组相联 1块 4字 1字 4字节 主存共1024块 4096个字 主存地址共12位 1 0 为块内偏移 5 2 为组地址 11 6 为Tag
  • 输入延时(Input Delay)与输出延时(Output Delay)

    一 设置输入延时 Input Delay 1 不同的路径需要使用不同的约束 2 输入延时的定义 由下图可以看出Input Delay是以上游芯片的时钟发送沿为参考 上游的输出数据到达FPGA的外部输入端口之间的延迟 输入延迟 input d
  • win10下安装vivado 2018.3之后ise14.7 的impact 无法使用

    软件版本号 操作系统win10 ise14 7 vivado 2018 3 ise14 7 在win10里面问题总结 1 ise14 7 闪退问题 比较好解决 论坛上比较多的解决方法 2 ise 14 7 windows 10 版本的ise
  • 在vhdl中生成随机整数

    我需要在 vhdl 中生成 0 1023 之间的随机整数 但是我在互联网上找不到这方面的好资源 请问有人帮我吗 下面是生成范围 0 1023 内均匀 均匀 分布的整数的示例 请注意 floor必须在与最大值 1 相乘之后使用运算 在本例中为
  • VHDL——连接开关和LED

    我有 Xilinx Spartan6 和下一个 VHDL 代码 library ieee use ieee std logic 1164 all use ieee numeric std all entity Switches Leds i
  • 异步FIFO设计之格雷码

    目录 二进制转格雷码 格雷码转二进制 相邻的格雷码只有1bit的差异 因此格雷码常常用于异步fifo设计中 保证afifo的读地址 或写地址 被写时钟 或读时钟 采样时最多只有1bit发生跳变 在不考虑路径延时的情况下 因为源数据 读写地址
  • 如何生成异步复位verilog总是阻塞凿子

    Chisel 始终生成敏感度列表中仅包含时钟的块 always posedge clk begin end 是否可以将模块配置为使用异步重置并生成这样的始终块 always posedge clk or posedge reset begi
  • 修改后的 baugh-wooley 算法乘法 verilog 代码不能正确乘法

    以下 verilog 源代码和 或测试平台可以很好地工作商业模拟器 iverilog https www edaplayground com x 3TuQ也形式化验证工具 yosys smtbmc https gist github com
  • UIO 设备上的 mmap EINVAL 错误

    在尝试使用 UIO 而不是直接映射后 我在 Xilinx Zynq 上映射物理内存时遇到问题 dev mem 虽然计划是以普通用户身份运行应用程序 而不是root这仍在运行root 显然 第一个映射成功 其余映射到同一个文件描述符12 de
  • 使用双寄存器方法解决亚稳态问题

    为了解决Verilog中不同时钟域引起的亚稳态 采用双寄存器方法 但据我所知 亚稳态的最终输出尚未确定 输出独立于输入 那么 我的问题是如何保证使用双寄存器方法输出的正确性 Thanks 您不能完全确定您避免了亚稳态 正如您所提到的 亚稳态
  • 您可以使用类 C 语言对 FPGA 进行编程吗? [关闭]

    Closed 这个问题正在寻求书籍 工具 软件库等的推荐 不满足堆栈溢出指南 help closed questions 目前不接受答案 在大学里 我用类似 C 的语言编写了 FPGA 不过 我也知道人们通常使用 Verilog 或 VHD
  • FPGA 有哪些实际应用?

    我对我的程序为一个小型七段显示器提供动力感到非常兴奋 但是当我向不在现场的人展示它时 他们总是说 那么你能用它做什么 我永远无法给他们一个简洁的答案 谁能帮我吗 第一 它们不需要具有易失性存储器 事实上 大厂商 Xilinx Altera
  • verilog $readmemh 对于 50x50 像素 RGB 图像花费太多时间

    我正在尝试编译用于 FPGA 编程的 verilog 代码 我将在其中实现 VGA 应用程序 我使用 QuartusII 和 Altera 我正在尝试正确使用 readmemh 来逐像素获取图片 现在 我已经使用 matlab 将图片转换为
  • FPGA大输入数据

    我正在尝试向 FPGA 发送 4 KB 字符串 最简单的方法是什么 是我正在使用的fpga的链接 我正在使用 Verilog 和 Quartus 您的问题的答案在很大程度上取决于将数据输入 FPGA 的内容 即使没有您需要遵守的特定协议 S
  • VHDL 中奇怪的 XNOR 行为

    导致问题的代码看起来像正常的 xnor 操作 如下所示 S 1 lt L 16 xnor L 26 该行会导致以下错误 ncvhdl p E EXPSMI HDL aes sbox enc depth16 vhd 169 14 expect

随机推荐

  • vue进阶——整合富文本编辑器wangEditor

    vue进阶 整合富文本编辑器wangEditor 前言 一 什么是wangEditor 二 安装wangEditor 1 React 2 Vue2 3 Vue3 4 CDN 三 基本使用 1 vue2 2 vue3 四 文件上传问题 1 前
  • kdj指标主要看哪个值_KDJ指标的最全面攻略文章,散户学会后看指标不再迷茫,超赞...

    本文由公众号越声投研 yslcwh 整理 仅供参考 不构成操作建议 如自行操作 注意仓位控制和风险自负 我们步入了信息时代 知识已经是我们人类生存和生产当中最为重要的因素之一 而如今 在求知欲的趋势下 我们消费者也甘为知识而花费解囊 智慧经
  • 关于set_output_delay与set_input_delay概念与用法

    一 这两条约束语句都是针对板级延时而言的 语句中必须的有是 时钟与port 二 set input delay 用于数据输入端口 调节数据输入与时钟输入到来的相位关系 当FPGA外部送入FPGA内部寄存器数据时 会有两个时钟launch c
  • 被迫学习一波Linux命令

    事情起因 部署一个服务 人家说了最低配置是3G 我没当回事 拿着个2G的服务器直接就上了 结果 哈哈 都能猜到结果 服务器内存爆了 而且最可气的是服务器还登不进去 重启之后内马上又被拉满了 根本连接进不去 算是一次小小的事故 记录是为了不再
  • msvcp110.dll丢失原因——msvcp110.dll丢失怎么修复(最新可修复)

    昨天卸载了一个垃圾软件以后 我的其他软件就无法打开运行 提示msvcp110 dll丢失 无法继续执行此代码 今天早上找了很多方法 终于把msvcp110 dll丢失的原因以及修复的方法都弄明白了 msvcp110 dll是一个非常重要的文
  • 26功能之VS2013静态库的制作与使用

    26功能之VS2013静态库的制作与使用 一 制作静态库 1 新建项目 选择Win32项目 2 先选择空项目 静态库 若先选择静态库 空项目按钮无法被选中 这点需要注意 3 可以看到此时是没有其它 h和 cpp文件 有时VS13或者15即使
  • 天拓分享

    1 组态王和多台西门子 S7 300 400PLC 通过 dp 协议通讯时 设备地址应如何定义 1 硬件连接 计算机中插入一块 CP5611 或 CP5613 可实现将多个 S7 300 400PLC连接在一条 DP 总线上 2 DP 协议
  • 读取问题:UnicodeDecodeError: ‘utf-8‘ codec can‘t decode byte 0xd0 in position 0: invalid continuation

    关于读取CSV文件错误问题 1 新建CSV的文件 问题描述 新建xls工作表之后直接修改文件扩展名为csv 然后读取csv文件时出现如题错误 data pd read csv E csv 尝试了以下改进方法仍然错误 达咩达咩 不过大家有类似
  • 基础巩固

    写在前面 本文主要是自己用来巩固C 基础用的 内容源自我的一位同学rzj的八股总结 内容很多 后面会加上目录之类的 方便查找 如果有错误 欢迎及时在评论区或私信指出 1 1 1 简述下C 语言的特点 C 在C语言基础上引入了面对对象的机制
  • linux中vim试题,测试开发面试的Linux面试题总结之一:vim使用方法

    原标题 测试开发面试的Linux面试题总结之一 vim使用方法 编写测试脚本 查看日志 查看配置文件 少不了要和vim打交道 vim是unix linux下的文本编辑器 它一般有两个模式 命令模式和编辑模式 通过ESC来切换到命令模式 其常
  • bitcoinj开发环境搭建

    bitcoinj开发包是一个Java版本的比特币协议实现 使用bitcoinj就可以实现钱包管理和交易的发送与接收 而无须本地安装bitcoin core软件 本文将介绍bitcoinj开发环境的搭建方法 虽然bitcoinj有完备的文档
  • Brownie 开发智能合约(入门使用)

    简介 上篇文章 使用了 Remix 在线 IDE 个人感觉 Remix 在入门智能合约开发时 是很好的上手工具 因为 Remix 帮我们处理好了编译 部署的过程 并且还通过 JavaScript VM 准备好了本地区块链方便我们测试 可谓开
  • 华为od机试 Java 【切割字符串】

    题目 给定一个由小写字母组成的字符串 请找出两个位置 将字符串分为三部分 这三部分的总和应该是相同的 其中每部分的总和是其字符的ASCII码值的总和 注意 这两个位置的字符不包括在这三部分内 如果你找到了这两个位置 请输出它们的位置 如果没
  • 2 关系型数据库是什么?

    目录结构 关系型数据库基本概念 结构化查询语言 数据定义语言 DDL 数据查询语言 Data Query Language DQL 数据操纵语言 Data Manipulation Language DML 数据控制语言 Data Cont
  • Ubuntu 20.04配置FTP服务方法(非匿名登录)

    一共找了三篇比较好的搭建步骤文章 仅供参考 转载一 https blog csdn net J StrawHat article details 110384202 utm medium distribute pc relevant non
  • Qt之QMap基本用法

    QMap
  • mongodb安装

    官网安装 https docs mongodb com manual tutorial install mongodb enterprise on red hat 开源版本 https docs mongodb com manual tut
  • 概率-什么是一阶矩,二阶矩?

    根据S M 罗斯的概率论教程 一阶矩指E X 即数列X的均值称为一阶矩 以此类推 E Xn n 1 称为X的 n阶矩 也就是二阶矩 三阶矩 参考 1 图灵数学 统计学丛书08 概率论基础教程 第7版 美S M 罗斯 郑忠国 译 人民邮电出版
  • KeepChatGPT解决ChatGPT经常中断的问题

    给大家介绍一款ChatGPT畅聊插件 ChatGPT的火热 相信很多人都会学习如何使用 来提升工作效率 在使用ChatGPT的过程中 经常出现下面这些情况 导致聊天中断 需要重新刷新进入 今天介绍一款插件 来自GitHub的KeepChat
  • zynq之petalinux安装和编译

    首先下载petalinux v2015 4 final installer dec run 去xilinx官网或者我的网盘下载http pan baidu com s 1gf11UGr mkdir opt pkg petalinux v20