我正在使用 Ubuntu Linux 14.04 LTS 和 Altera Quartus 15.0 网络版，由于许可错误，我很难模拟我的设计。我正在设计一个 LCD_driverVEEK-MT友晶科技的液晶触摸屏旋风 IV EP4CE115由阿尔特拉.
老实说，我对像这样的模拟软件没有太多经验ModelSim-Altera但我知道如何使用.vwf文件并用它们进行模拟，我也知道如何使用 signaltap 逻辑分析仪。创建后美国大学计划.vwf文件，我编译项目，我按运行功能模拟我得到一个包含以下内容的窗口：
正在确定 ModelSim 可执行文件的位置...
使用：/home/bdoronnb/Downloads/Quartus/15.0/ModelSim/modelsim_ase/bin
要指定 ModelSim 可执行目录，请选择：工具 -> 选项
-> EDA 工具选项 注意：如果 ModelSim-Altera 和 ModelSim 可执行文件均可用，则将使用 ModelSim-Altera。
**** 生成 ModelSim 测试平台 ****
quartus_eda --gen_testbench --check_outputs=on --tool=modelsim_oem
--format=verilog --write_settings_files=off test5 -c test5 --vector_source="/path/to/Altera/projects/test/5/test5.vwf"
--testbench_file="/path/to/Altera/projects/test/5/simulation/qsim/test5.vwf.vt"
ld.so 检测到不一致：dl-close.c: 762: _dl_close: 断言
`map->l_init_called' 失败！信息：
****************************************************** ******************信息：运行 Quartus II 64 位 EDA 网表编写器信息：版本 15.0.0
Build 145 2015 年 4 月 22 日 SJ 网络版信息：版权所有 (C) 1991-2015
阿尔特拉公司。版权所有。信息：您对 Altera 的使用
公司的设计工具、逻辑功能信息：等
软件和工具及其 AMPP 合作伙伴逻辑信息：功能、
以及任何上述信息的任何输出文件：（包括
设备编程或模拟文件），以及任何信息：相关
文档或信息明确受信息：
Altera 程序许可信息的条款和条件：
订阅协议、Altera Quartus II 许可协议、
信息：Altera MegaCore 功能许可协议，或其他
信息：适用的许可协议，包括但不限于
信息：您的使用仅用于编程逻辑的目的
信息：由 Altera 制造并由 Altera 或其子公司销售的器件
信息：授权经销商。请参阅适用的
信息：了解更多详情的协议。信息：处理开始：周日
2015 年 8 月 9 日 22:18:46 信息：命令：quartus_eda --gen_testbench
--check_outputs=on --tool=modelsim_oem --format=verilog --write_settings_files=off test5 -c test5 --vector_source=/path/to/Altera/projects/test/5/test5.vwf
--testbench_file=/path/to/Altera/projects/test/5/simulation/qsim/test5.vwf.vtWarning
（201007）：在设计中找不到端口“h_counter”警告（201007）：不能
在设计中查找端口“h_counter[10]”警告（201007）：找不到端口
designWarning (201007) 中的“h_counter[9]”：找不到端口
designWarning (201007) 中的“h_counter[8]”：找不到端口
designWarning (201007) 中的“h_counter[7]”：找不到端口
designWarning (201007) 中的“h_counter[6]”：找不到端口
designWarning (201007) 中的“h_counter[5]”：找不到端口
designWarning (201007) 中的“h_counter[4]”：找不到端口
designWarning (201007) 中的“h_counter[3]”：找不到端口
designWarning (201007) 中的“h_counter[2]”：找不到端口
designWarning (201007) 中的“h_counter[1]”：找不到端口
designWarning (201007) 中的“h_counter[0]”：找不到端口“v_counter”
在设计警告（201007）中：找不到端口“v_counter[9]”
designWarning (201007): 找不到端口“v_counter[8]”
designWarning (201007): 找不到端口“v_counter[7]”
designWarning (201007): 找不到端口“v_counter[6]”
designWarning (201007): 找不到端口“v_counter[5]”
designWarning (201007): 找不到端口“v_counter[4]”
designWarning (201007): 找不到端口“v_counter[3]”
designWarning (201007): 找不到端口“v_counter[2]”
designWarning (201007): 找不到端口“v_counter[1]”
designWarning (201007): 找不到端口“v_counter[0]”
designWarning (201007)：在 designWarning 中找不到端口“HSD_s”
（201007）：在designInfo中找不到端口“VSD_s”（201000）：已生成
Verilog 测试台文件
/path/to/Altera/projects/test/5/simulation/qsim/test5.vwf.vt
对于仿真信息：Quartus II 64 位 EDA Netlist Writer 是
成功的。 0 个错误，25 个警告信息：峰值虚拟内存：1088
兆字节 信息：处理结束：2015 年 8 月 9 日星期日 22:18:47 信息：
已用时间：00:00:01 信息：CPU 总时间（在所有处理器上）：
00:00:01 成功完成。
成功完成。
**** 生成功能仿真网表 ****
quartus_eda --write_settings_files=off --function=on
--flatten_buses=off --simulation --tool=modelsim_oem --format=verilog --output_directory="/path/to/Altera/projects/test/5/simulation/qsim/"
测试5 -c 测试5
ld.so 检测到不一致：dl-close.c: 762: _dl_close: 断言
`map->l_init_called' 失败！信息：
****************************************************** ******************信息：运行 Quartus II 64 位 EDA 网表编写器信息：版本 15.0.0
Build 145 2015 年 4 月 22 日 SJ 网络版信息：版权所有 (C) 1991-2015
阿尔特拉公司。版权所有。信息：您对 Altera 的使用
公司的设计工具、逻辑功能信息：等
软件和工具及其 AMPP 合作伙伴逻辑信息：功能、
以及任何上述信息的任何输出文件：（包括
设备编程或模拟文件），以及任何信息：相关
文档或信息明确受信息：
Altera 程序许可信息的条款和条件：
订阅协议、Altera Quartus II 许可协议、
信息：Altera MegaCore 功能许可协议，或其他
信息：适用的许可协议，包括但不限于
信息：您的使用仅用于编程逻辑的目的
信息：由 Altera 制造并由 Altera 或其子公司销售的器件
信息：授权经销商。请参阅适用的
信息：了解更多详情的协议。信息：处理开始：周日
2015 年 8 月 9 日 22:18:53 信息：命令：quartus_eda
--write_settings_files=off --function=on --flatten_buses=off --simulation=on --tool=modelsim_oem --format=verilog --output_directory=/path/to/Altera/projects/test/5/simulation/qsim /
test5 -c test5Info（204019）：在文件夹中生成文件test5.vo
“/path/to/Altera/projects/test/5/simulation/qsim//”
EDA 仿真工具信息：Quartus II 64-Bit EDA Netlist Writer was
成功的。 0 个错误，0 个警告信息：峰值虚拟内存：1093
兆字节 信息：处理结束：2015 年 8 月 9 日星期日 22:18:55 信息：
已用时间：00:00:02 信息：CPU 总时间（在所有处理器上）：
00:00:01 成功完成。
**** 生成 ModelSim .do 脚本 ****
/path/to/Altera/projects/test/5/simulation/qsim/test5.do
生成的。
成功完成。
**** 运行 ModelSim 仿真 ****
/home/bdoronnb/Downloads/Quartus/15.0/ModelSim/modelsim_ase/bin/vsim
-c -do test5.do
/home/bdoronnb/Downloads/Quartus/15.0/ModelSim/modelsim_ase/bin/../linux/vish：
加载共享库时出错：libXft.so.2：无法打开共享
对象文件：没有这样的文件或目录错误。
