FPGA方案选型指引

2023-11-12

        本文将提供一些有关如何为您的设计选择 FPGA 的指南。

        和其他项目选型一样,首先,您需要收集项目的所有需求,然后按重要性权衡您的需求。然后找到最适合您当前和未来产品的 FPGA。

        您的决定不应仅仅基于技术要求,还应基于商业需求—比如,在您的设计不需要的情况下,您不应选择资源过多或 IO 过多的 FPGA。否则,可能会浪费钱在昂贵的 FPGA 上。

        我们建议您查看 6 个标准。在本文中讨论的标准是任何 FPGA 设计最常见的做法,当然您可以随意添加您认为与 FPGA 决策过程相关的其他标准。

  1,IO数量

        IO 计数是最简单的要求。您应该计算或估计 FPGA 设计所需的 IO 数量。它表示 FPGA 连接到外部需要多少个引脚。

        最好为您的 FPGA方案创建一个描述所有功能的框图,然后在每个模块旁边添加所需的 IO 数量。您还可以使用 Excel 将每个块的 IO 数量相加。

        最好向列表中添加一些额外的 IO,冗余的 IO,以备将来需要进行设计更改时使用。

2,门数量

        市场上有不同的 FPGA 类别,每个类别中都有不同的 FPGA 大小(就门或资源而言)。大型 FPGA 的成本远高于小型 FPGA,因此,您希望选择适合您的设计的最小 FPGA。

        与之前的练习一样,也可以尝试在此处获取设计中的每个模块并估计所需的门数。这个练习在设计阶段的早期阶段要困难得多。

        确保所选的 FPGA 满足您的所有要求。为了降低风险,请选择资源稍多点的FPGA以适应未来变化。

3,工作频率

        一般来说,运行速度更快的 FPGA 成本更高。所有 FPGA 供应商都对其不同的 FPGA 产品进行了速度分级,您的目标当然是找到能够满足您要求的最便宜的 FPGA。

        FPGA 速度等级是触发器(FF)可以运行的最大频率。这些在FPGA的datasheet里面一般都会有描写。

4,工作温度

        对于大多数 FPGA 设计,这不是问题。但如果你在太空、汽车或国防工业等领域工作,这是一个主要问题。

5,成本

成本可能是您决策过程中的一个重要因素。 FPGA 成本现在可在线获取,您可以从流程一开始就看到。

6,供应商

        国外供应商主要有:Xilinx,Altera(英特尔),莱迪思半导体和美高森美。

        现在随着行业的发展,国内也有很多FPGA厂商逐渐发展起来。

        在大规模应用领域(LUTs大于100K),紫光等厂家有比较强的产品。而在小规模(LUTs 16K以下),低功耗,低成本的应用领域,AGM已经获取了市场优势,并通过了三星供应商认证。

总结:

        为您的应用选择 FPGA并不容易,如果您遵循上述建议,会简单很多。

        选型有困难,何不找FPGA原厂大牛来帮您,您可以在这里联系我们:Christian.Li@china-wikon.com,或者扫码详询。

本文内容由网友自发贡献,版权归原作者所有,本站不承担相应法律责任。如您发现有涉嫌抄袭侵权的内容,请联系:hwhale#tublm.com(使用前将#替换为@)

FPGA方案选型指引 的相关文章

  • 【原创】always语句 和 initial语句

    过程语句 有 always语句 和 initial语句 相同点 1 always语句 和 initial语句 可以多次使用 2 always语句 和 initial语句 各语句块 整体 是独立运行 3 always语句 和 initial语
  • Xilinx平台SRIO介绍(二)SRIO IP核基础知识

    使用SRIO IP核必须掌握的基础知识 理解了这篇 剩下的只是代码罢了 汇总篇 Xilinx平台SRIO介绍 汇总篇 目录 前言 SRIO RapidIO GT 有什么关系
  • SD卡读写实验(SPI模式)

    对于 SD 卡的 SPI 模式而言 采用的 SPI 的通信模式为模式 3 即 CPOL 1 CPHA 1 在 SD 卡 2 0 版 本协议中 SPI CLK 时钟频率可达 50Mhz SD 卡的 SPI 模式 只用到了 SDIO D3 SP
  • verilog中wire和reg类型的区别

    module counter parameter CNT MAX 25 d24 999 999 input wire sys clk input wire sys rst n output reg led out reg 24 0 cnt
  • 最详细的Vivado安装教程

    V i v a d o 安 装
  • 八段数码管动态显示(输入数据为BCD编码)

    八段数码管动态显示 输入数据为BCD编码 一 数码管概述 图1 八段共阴数码管内部等效原理图 图2 八段共阳数码管内部等效原理图 上面两图分别是对应八段共阴 共阳的数码管内部等效图 共阴是将八个LED数码管的阴极连接在一起接低 阳极segm
  • 采用Vivado 配置xilinx GTX的SATA设计

    从Vivado开始 配置GTX的时候 多了一个SATA协议支持 但有些小地方还需要自己另外设置 整理了一下 分享给大家 首先打开Transceivers wizard 打开页签 线速率和参考时钟选择 在协议里面选择SATA2或者SATA3
  • Lattice Diamond安装

    1 下载 到Lattice官网 http www latticesemi com 注册一个lattice的账号后就可以去下载Diamond 登陆后如下图 根据自己系统情况选择对应的版本 我用的是32位win8 Diamond软件安装包和La
  • [HDLBits] Exams/ece241 2014 q7a

    Design a 1 12 counter with the following inputs and outputs Reset Synchronous active high reset that forces the counter
  • 在 C 中操作 80 位数据类型

    我正在用 C 实现一些加密算法 其中涉及 80 位密钥 特定操作涉及将密钥旋转移位 x 个位数 我已经尝试过 long double 类型 如果我没记错的话 它是 80 位 但这不适用于位移运算符 我能想到的唯一替代方案是使用 10 个元素
  • VHDL - PhysDesignRules:367

    当我尝试从 VHDL 代码合成 实现和生成程序文件时 我收到警告 当我尝试合成时出现此错误 WARNING Xst 647 Input
  • Linux驱动程序DMA传输到PC作为主机的PCIe卡

    我正在开发一个 DMA 例程 将数据从 PC 传输到 PCIe 卡上的 FPGA 我阅读了 DMA API txt 和 LDD3 ch 15 详细信息 但是 我不知道如何从 PC 到 PCIe 卡上的一致 iomem 块进行 DMA 传输
  • PyOpenCL 中的时间测量

    我正在 FPGA 和 GPU 中使用 PyOpenCL 运行内核 为了测量执行所需的时间 我使用 t1 time event mykernel queue c width c height block size block size d c
  • UIO 设备上的 mmap EINVAL 错误

    在尝试使用 UIO 而不是直接映射后 我在 Xilinx Zynq 上映射物理内存时遇到问题 dev mem 虽然计划是以普通用户身份运行应用程序 而不是root这仍在运行root 显然 第一个映射成功 其余映射到同一个文件描述符12 de
  • 模拟器和合成器之间初始化状态机的差异

    我的问题是关于合成状态机中使用的第一个状态 我正在使用莱迪思 iCE40 FPGA 用于仿真的 EDA Playground 和用于综合的莱迪思 Diamond Programmer 在下面的示例中 我生成一系列信号 该示例仅显示引用状态机
  • 您可以使用类 C 语言对 FPGA 进行编程吗? [关闭]

    Closed 这个问题正在寻求书籍 工具 软件库等的推荐 不满足堆栈溢出指南 help closed questions 目前不接受答案 在大学里 我用类似 C 的语言编写了 FPGA 不过 我也知道人们通常使用 Verilog 或 VHD
  • if 语句导致 Verilog 中的锁存推断?

    我正在编写用于合成算法的 Verilog 代码 我对哪些情况可能导致推断锁存器有点困惑 下面是这样的一段代码 虽然它在模拟中工作得很好 但我担心它可能会导致硬件问题 always b1 or b2 b1 map b2 map m1 map
  • FPGA 有哪些实际应用?

    我对我的程序为一个小型七段显示器提供动力感到非常兴奋 但是当我向不在现场的人展示它时 他们总是说 那么你能用它做什么 我永远无法给他们一个简洁的答案 谁能帮我吗 第一 它们不需要具有易失性存储器 事实上 大厂商 Xilinx Altera
  • verilog $readmemh 对于 50x50 像素 RGB 图像花费太多时间

    我正在尝试编译用于 FPGA 编程的 verilog 代码 我将在其中实现 VGA 应用程序 我使用 QuartusII 和 Altera 我正在尝试正确使用 readmemh 来逐像素获取图片 现在 我已经使用 matlab 将图片转换为
  • VHDL 中奇怪的 XNOR 行为

    导致问题的代码看起来像正常的 xnor 操作 如下所示 S 1 lt L 16 xnor L 26 该行会导致以下错误 ncvhdl p E EXPSMI HDL aes sbox enc depth16 vhd 169 14 expect

随机推荐

  • radius的认证过程

    转载自 http blog donews com zyqin archive 2008 09 01 1341486 aspx RADIUS 远程用户拨号认证系统 是Remote Authentication Dial In User Ser
  • UE4加载使用自定义dll动态链接库

    本人在写这篇文章时候 网上已经有很多相关的文章 但是网上的文章缺少逐步指引 本人看的云里雾里 估计刚接触相关工作的人看的也不是很清楚 本着自己记录和让他人少踩一些坑的宗旨 这篇文章诞生了 好了 不多BB 直接进入主题 创建自定义dll动态链
  • JVM垃圾回收机制简介

    JVM垃圾回收机制 深入理解Java虚拟机 阅读笔记 需要先了解一定的JVM内存模型知识 下面是笔者学习的笔记 仅供参考 JVM内存模型的简单介绍和对象的初始化过程 Java语言在设计之初就考虑到C 复杂的指针管理和内存泄漏等问题 因此实现
  • 数据分析系列之电力窃漏电用户自动识别

    在线监测用户用电负荷数据 经过数据预处理 得到模型输入数据 利用构建好的识别模型计算用户窃漏电诊断结果 实现窃漏电用户的实时诊断 并与实际稽查结果对比 背景与挖掘目标 传统的防窃漏电方法主要是通过定期巡检 定期校验电表 用户举报窃电等方法来
  • 达梦数据库如何查看和修改系统参数

    查看初始化级别的系统参数 通过视图option查查 初始化后不能修改 修改配置文件dmconfig ini后只能重新初始化实例 select from v option where PARA NAME like CASE SENSITIVE
  • 函数(二)

    紧接上文 我们把函数的基础语法结束了 本章将讲解到较为难一点的内容 譬如递归调用 一 函数的嵌套调用和链式访问 函数与函数之间并不是独立存在的 函数和函数之间可以根据实际的需求进行组合的 也就是互相调用的 嵌套调用 举例 include
  • 关于pytorch和tensorflow的GPU版本安装过程中的问题(MX450)

    最近在学习深度学习 想在一台MX450显卡的小米笔记本电脑装pytorch和tensorflow 以下内容为方便自己以后查看 若有问题 请在评论指出 谢谢 环境 WIN10 MX450 Anaconda Pycharm 最新补充 pytor
  • bash: jps: 未找到命令...,常见错误,快速解决

    出现以上错误 我的解决方法是 下载插件 sudo yum install java 1 8 0 openjdk devel x86 64 输入两个y后 出现以下即成功了 再jps一下就可以显示出进程了
  • 带你玩转以太坊智能合约的”Hello World“

    学习目标 使用solidity语言撰写智能合约 开发前的准备 Ubuntu环境下Atom编辑器安装及使用 安装所需工具 安装nvm 安装node 安装npm 启动testrpc 建立项目 目录结构 新建HelloWorld合约 代码说明 编
  • 超全总结:神经网络加速之量化模型

    作者丨郝泽宇 学校丨西安交通大学人机所硕士生 研究方向丨深度神经网络压缩 鸣谢 XJTU 魏亚东 I C 董豪 量化模型 Quantized Model 是一种模型加速 Model Acceleration 方法的总称 包括二值化网络 Bi
  • Socket错误连接超时的解决方法

    flashfxp 选项 gt 参数选择 gt 链接 gt FTP gt 数据连接模式里面将被动模式改为主动模式
  • Arduino入门笔记(2):Arduino的开发和virtualbreadboard仿真环境

    欢迎加入讨论群 64770604 1 开发环境 1 下载开发环境 Arduino的开发环境从http arduino cc en Main Software官网下载即可 分为windows版本 Mac版本 linux 32 64位 目前已更
  • 怎样更改linux的用户名

    Linux将用户名修改后 还需要修改 组名 家目录 UID 这只会更改用户名 而其他的东西 比如用户组 家目录 UID 等都保持不变 1 修改用户名 usermod l 新用户 旧用户 这只会更改用户名 而其他的东西 比如用户组 家目录 I
  • UML图学习

    前言 UML是一种建模语言 是系统建模的标准 我们之所以建模是因为大规模的系统设计时相当复杂的 当系统比较复杂时就会涉及到以下这几个问题 开发人员如何与用户进行沟通来了解系统的需求 开发人员之间如何沟通以确保各个部门能够无缝地协作 而UML
  • 十大机器学习算法-梯度提升决策树(GBDT)

    简介 梯度提升决策树 GBDT 由于准确率高 训练快速等优点 被广泛应用到分类 回归合排序问题中 该算法是一种additive树模型 每棵树学习之前additive树模型的残差 许多研究者相继提出XGBoost LightGBM等 又进一步
  • 2023年电赛e控制题视觉处理部分

    2023年电赛e控制题视觉处理部分 题目 视觉处理模块 openmv 处理思路 大致的思路是我这边识别黑色胶带矩形四个点位置 计算斜率 然后将一边的长度均分均分 每次x坐标设为1 有ab斜率y k b 计算y大致值 就得到一个大致的坐标 发
  • LeetCode 1188. 设计有限阻塞队列 (生产者和消费者问题)

    实现一个拥有如下方法的线程安全有限阻塞队列 BoundedBlockingQueue int capacity 构造方法初始化队列 其中capacity代表队列长度上限 void enqueue int element 在队首增加一个ele
  • ldirectord 介绍

    一引言 如何在一个计算机网络中用有限的资源部署计算机 以及安装自由软件让计算机象一台服务器那样一起运行 其中第十五章描述如何建立一个高可用 企业级的LVS DR集群 本文说的是ldirectord是如何监视集群节点 真实服务器 的 1 介绍
  • weex studio爬坑之旅之禁止ESLint

    weex studio爬坑之旅之禁止ESLint ESLint据说是个很好的插件 但是对我这种刚学weex的新手 在安装vue和weex ui后是免不了ctrl v的 但是运行后预览界面打不开着实让人头疼 weex studio也发行了许久
  • FPGA方案选型指引

    本文将提供一些有关如何为您的设计选择 FPGA 的指南 和其他项目选型一样 首先 您需要收集项目的所有需求 然后按重要性权衡您的需求 然后找到最适合您当前和未来产品的 FPGA 您的决定不应仅仅基于技术要求 还应基于商业需求 比如 在您的设