下图是quartusii handbook 给出的6个片上调试工具，列出了各自的用途。
其中SignalProbe是Quartus ii提供的一个通过外部设备探测FPGA内部信号的一个工具，即把FPGA内部需要探测的信号连接到没有用到的IO管脚输出，这样在外部用示波器等工具就能观察到该信号的情况。相比于直接在工程中设置输出引脚，SignalProbe不会改变原有的设计，只是用了多余的引脚的来输出信号。
SignalProbe使用条件：
(1)有多余的IO管脚；
(2)目标器件是FPGA或CPLD；
(3)有外部测试设备，比如逻辑分析仪，示波器。
SignalProbe优点：
(1)编译时间短；
(2)不改变原有工程的布局布线；
(3)不需要JTAG；
(4)即使内部逻辑资源剩余非常少也可以（此时用其它调试工具比如signaltapii 等就会导致资源不够的情况）。
下面介绍下SignalProbe的操作步骤，下面的例子，我通过SignalProbe去观察内部信号cnt[0]
1、新建工程，quartusii 13.1 器件EP4CE115F29C8
2、全编译工程
3、打开SignalProbe
Tools->SignalProbe Pins
弹出SignalProbe Pins窗口
点击Add…按钮，弹出添加SignalProbe Pin对话框（可以添加多个需要探测的信号）
4、添加SignalProbe Pin，设置如下图所示。
Source node name :点击红框1处的… 按钮 ，添加需要被探测的节点信号。我这里选择cnt[0]
Pin location: 红框2处选择探测的节点信号需要连接的输出管脚，选择PIN_A10
SignalProbe pin name：给SignalProbe管脚取个名字，默认即可
Pipeline registers：设置输出的信号是否需要增加流水线寄存器，0表示不需要寄存器
点击红框3处 OK 按钮 完成设置。
5、点击 Start check 按钮，生成SignalProbe，当旁边的进度条为100％ 表示成功完成。
6、点击Close 按钮 退出
7、在编译结果的 Fitter->SignalProbe Fitting Results 看见了新增的SignalProbe的信息
8、查看 Technology Map Viewer
Tools->Netlist Viewers->Technology Map Viewer(Posting-Fitting)
在下图左边的test->Ports->Output ->选中cnt[0]_signalProbe 就在右边的图里看见添加的探测管脚了。
9、把.sof 通过JTAG下载到目标器件中，就能通过外部设备 去探测我们设置的输出管脚信号了（PIN_A10）。
