程序员经验分享-hwhale

  • 快到慢的跨时钟域处理

    如果你写过异步FIFO 格雷码的传输就已经包括慢时钟域到快时钟域以及快时钟域到慢时钟域的处理方法了 自己之前的异步FIFO由于理解没到位 快时钟域到慢时钟域的处理也是打拍 原因是快时钟域的时钟频率不够快 所以debug没问题 步入正题 快到
    数字IC刷题 verilog

  • 单端口RAM实现FIFO

    RAM分类 单口ram 单端口RAM只有一组数据线和一组地址线 只有一个时钟 读写共用地址线 输出只有一个端口 所以单端口RAM的读写操作不能同时进行 当wea拉高时 会将数据写入对应的地址 同时douta输出的数据与此时写入的数据是一致的
    数字IC刷题 fpga开发

  • 线性反馈移位寄存器 LFSR

    参考连接 添加链接描述 运算基础 模2运算 线性反馈移位寄存器用于产生可重复的伪随机序列PRBS 该电路由n级除法器和异或门组成 在k阶段 寄存器存在初值 Rn 1 R1 R0 称为seed 在k 1阶段 寄存器的值变为 k 1阶段 Rn
    数字IC刷题 verilog