Python
Java
PHP
IOS
Android
Nodejs
JavaScript
Html5
Windows
Ubuntu
Linux
【DDR3 控制器设计】(3)DDR3 的写操作设计
写在前面 本系列为 DDR3 控制器设计总结 此系列包含 DDR3 控制器相关设计 认识 MIG 初始化 读写操作 FIFO 接口等 通过此系列的学习可以加深对 DDR3 读写时序的理解以及 FIFO 接口设计等 附上汇总博客直达链接 DD
DDR SDRAM
fpga开发
DDR3
MIG
verilog
【Xilinx DDR3 MIG】Xilinx FPGA DDR3读写实验相关用户接口引脚解释
目录 DDR3读写实验 实验框图 时钟模块 DDR3读写及LED指示模块 MIG IP核 用户接口解释
FPGA
DDR SDRAM
fpga开发
硬件工程
硬件架构
【Xilinx AX7103 MicroBalze学习笔记7】MicroBlaze AXI4 接口之 DDR 读写实验
目录 AXI4 协议介绍 实验任务 硬件设计 Vivado 部分 自定义 IP MicroBlaze 配置 配置 PLL IP 配置 MIG IP 添加源文件 IP 软件设计 SDK 部分 lt
MicroBlaze
DDR SDRAM
fpga开发
Microblaze
vivado
【常见错误】FPGA器件DDR类型选择错误
ZedBoard开发常见错误 DDR的型号配置错误 间接会导致的结果是 在调试debug时 会发现cpu一直处于running的状态 但是在控制台并不能看到打印的信息 并且不管是只用了PS端或者是PS PL端都用了 都不能在控制台上出现打印
常见error
DDR SDRAM
fpga开发
嵌入式硬件
硬件工程
【DDR3 控制器设计】系列博客汇总篇(附直达链接)
写在前面 本篇为 DDR3 控制器设计系列博客的汇总篇 此系列包含 DDR3 的相关实验 认识 MIG 初始化 读写操作 FIFO 接口等 并附上直达链接 目前只更新了部分文章 持续学习更新中 博客汇总 Project 1 DDR3 控制器
DDR SDRAM
fpga开发
verilog
DDR3
MIG
【DDR3 控制器设计】(5)DDR3 的仲裁读写操作设计
写在前面 本系列为 DDR3 控制器设计总结 此系列包含 DDR3 控制器相关设计 认识 MIG 初始化 读写操作 FIFO 接口等 通过此系列的学习可以加深对 DDR3 读写时序的理解以及 FIFO 接口设计等 附上汇总博客直达链接 DD
DDR SDRAM
fpga开发
verilog
DDR3
Xilinx
【DDR3 控制器设计】(2)DDR3 初始化测试
写在前面 本系列为 DDR3 控制器设计总结 此系列包含 DDR3 控制器相关设计 认识 MIG 初始化 读写操作 FIFO 接口等 通过此系列的学习可以加深对 DDR3 读写时序的理解以及 FIFO 接口设计等 附上汇总博客直达链接 DD
DDR SDRAM
fpga开发
DDR3
初始化测试
Xilinx