Python
Java
PHP
IOS
Android
Nodejs
JavaScript
Html5
Windows
Ubuntu
Linux
信号完整性分析基础知识之传输线和反射(一):阻抗变化引起反射
阻抗不连续引起的反射和失真可能会导致信号的误触发和误码 这是导致信号失真和质量下降的主要原因 在某些情况下 这看起来像振铃 当信号电平下降时 下冲会影响噪声预算并导致误触发 或者 在下降信号上 峰值可能会上升到低位阈值以上并导致误触发 下图
SI
信号完整性
pcb工艺
传输线
反射
玻纤效应对skew的影响(三)
玻纤效应对skew的影响 一 玻纤效应对skew的影响 二 对内skew对32Gbps NRZ和64Gbps PAM 4的影响 这一篇中 玻纤效应造成的对内skew将会加入到32Gbps NRZ和64Gbps PAM 4 SerDes全链路
SI
pcb工艺
信号完整性
PCIe
玻纤效应
Sourceinsight最佳配色方案及颜色字体调整方法
在Ubuntu下面用Gedit有一款比较好看的配色 应该是Darkblue 按照那个样子在SI里面做了一个差不多的 按个人喜好 背景色换成黑色 如下所示 配色的方案文件可以从此处链接免费下载 配色方案下载点击此处 下载该文件后 导入方法 O
SI
配色
字体
最佳
PCIe5.0的Add-in-Card(AIC)金手指layout建议(三)
PCIe5 0的Add in Card AIC 金手指layout建议 一 PCIe5 0的Add in Card AIC 金手指layout建议 二 前面两篇文章介绍了第一种金手指的layout建议 适用速率在32 0 GT s 以下介绍
SI
pcb工艺
信号完整性
PCIe
什么是SSC(扩频时钟)?
SSC全称Spread Spectrum Clocking 即扩频时钟 由于信号的辐射主要是由于信号的能量过于集中在其载波频率位置 导致信号的能量在某一频点位置处的产生过大的辐射发射 因此为了进一步有效的降低EMI辐射 芯片厂家在设计芯片时
SI
pcb工艺
信号完整性
S参数
传输线
信号完整性分析基础知识之有损传输线、上升时间衰减和材料特性(三):耗散因子Df
在低频下 介电材料的漏电阻是恒定的 用体积电导率来描述材料的电性能 这种体积电导率与材料中离子的密度和迁移率有关 在高频下 由于偶极子的运动增加 电导率随频率增加 材料中可以旋转的偶极子越多 材料的体积电导率就越高 偶极子可以随着施加的场移
SI
pcb工艺
信号完整性
传输线
反射
传输线的物理基础(二):信号在传输线中的速度
铜中电子的速度 信号在传输线上传输的速度有多快 如果人们经常错误地认为信号在传输线上的速度取决于导线中电子的速度 凭着这种错误的直觉 我们可能会想象降低互连的电阻会提高信号的速度 事实上 典型铜线中电子的速度实际上比信号速度慢约 100 亿
SI
pcb工艺
信号完整性
skew
记录一个AFR去嵌S参数异常的案例。
最近在使用AFR去嵌一个S参数的时候 遇到了如下问题 首先介绍一下这个S参数 一端是MCIO连接器 另一端是CEM连接器 所以测试的时候一端接MCIO测试治具 一端接CEM测试治具 再通过线缆将测试治具连接到VNA上 我大概画了一个简图如下
SI
pcb工艺
信号完整性
传输线
S参数
传输线的物理基础(十):特性阻抗的频率变化
到目前为止 我们一直假设传输线的特性阻抗随频率保持不变 正如我们所见 从传输线前端看 输入阻抗与频率密切相关 毕竟 在低频时 远端开路的传输线的输入阻抗看起来像一个电容器 阻抗开始很高 然后下降得很低 特性阻抗是否随频率变化 在本节中 我们
SI
信号完整性
S参数
pcb工艺
传输线
Source Insight设置黑色背景
今天使用Source Insight看C代码 觉得背景白色太亮 觉得应该可以调背景颜色 通过百度 搜索到了CSDN上的相关文章 受益良多 但是文章后面附的style文件下载需30积分 无奈囊中羞涩 只好自己按照文章的说明调颜色 首先将背景调
编程工具
Source
Insight
SI
黑色
说一说PCIe5.0的速率和带宽
最近 有一个并不肤浅的同事问了我一个问题 U 2的带宽是多少 为什么有人说U 2最大是32GB s 首先 从PCIe5 0 CEM规范里我们查到 对于一条lane来说 PCIe5 0 的Basic bandwidth为32 0 GT s 这
SI
pcb工艺
信号完整性
PCIe
信号完整性分析基础知识之有损传输线、上升时间衰减和材料特性(一):为什么要关注损耗?
一个具有极快上升沿的信号输入到真实传输线中 在从传输线输出的时候上升时间会很长 例如 一个上升时间为50ps的信号 在经过一段36inch长 50Ohm传输线后 上升时间增加到1ns 上升时间的退化是由于传输线的损耗 这也是引起码间干扰 i
SI
信号完整性
pcb工艺
传输线
损耗
传输线的物理基础(六):当返回路径切换参考平面
线缆专门设计有与信号路径相邻的返回路径 这适用于同轴线缆和双绞线线缆 返回路径很容易遵循 在电路板的平面互连中 返回路径通常设计为平面 就像在多层板中一样 对于微带线 信号路径正下方有一个平面 返回电流很容易识别 但是 如果与信号路径相邻的
SI
pcb工艺
信号完整性
传输线
Powered by 金山文档
PCB结构和谐振(一)
本文构建了包括不同的旋转角度 不同的叠层和两种不同布线方法 W 形和蛇形线 的测试手段 对应于这些设计的谐振是通过 VNA 测量获得的 然后 使用仿真方法来帮助我们理解这些实验结果 为了消除仿真与实验之间的差异 研究了由加工技术引起的一些实
SI
pcb工艺
信号完整性
S参数
谐振
服务器BMC知识介绍
在介绍BMC之前需要了解一个概念 即平台管理 platform management 平台管理表示的是一系列的监视和控制功能 操作的对象是系统硬件 比如通过监视系统的温度 电压 风扇 电源等等 并做相应的调节工作 以保证系统处于健康的状态
SI
服务器
运维
信号完整性分析:关于传输线的三十个问题解答(二)
11 对于 50 欧姆带状线的纵横比 什么是好的经验法则 What is a good rule of thumb for the aspect ratio of a 50 Ohm stripline 在带状线几何形状和 FR4 基板中 线
SI
pcb工艺
信号完整性
传输线
S参数
Intel DDR布线之Tabbed Routing
一 Overview Tabbed Routing是一种在相邻的平行走线上连接小的梯形凸片 以更积极地控制走线的电容 以管理走线阻抗并补偿结构的电感效应的方法 Tabbed Routing is a method of attaching
SI
pcb工艺
硬件工程
1024程序员节
连接器出线方法分享(持续更新)
SI
pcb工艺
信号完整性
信号完整性分析基础知识之传输线和反射(二):阻性负载的反射,源端阻抗,弹跳图
传输线的端接需要考虑三种重要的特殊情况 每种情况中 传输线的特性阻抗均为50Ohm 信号将从源端在这条传输线上传播 并以特定的阻抗端接到达远端 TIP 在时域中 信号对瞬时阻抗十分敏感 第二区域并不一定是一条传输线 它也可能是一个分立设备
SI
pcb工艺
信号完整性
传输线
反射
使用VNA(Vector Network Analyzer)对S参数进行去嵌(二)
使用VNA Vector Network Analyzer 对S参数进行去嵌 一 小孟boy的博客 CSDN博客 vna测s11公式 去嵌过程 无论是使用 EM 仿真工具创建的简化模型 如一段理想传输线 还是复杂模型用于测试夹具 现在都需要
SI
信号完整性
S参数
VNA
1
2
»