educode寄存器设计与应用之节拍脉冲发生器的设计(在Logisim上实现)

2023-05-16

欢迎来到数电专题

今天是最后一个任务啦
任务描述🍳
本关任务:在Logisim中,构建由4个D触发器构成的4位节拍脉冲发生器。
相关知识🍖
在数控装置和CPU中,设备/部件往往需要按照人们事先规定的顺序进行运算或操作,这就要求设备的控制部分不仅能正确地发出各种控制信号,而且要求这些控制信号在时间上有一定的先后顺序,即输出时序脉冲信号,以实现设备各部分的协调动作。实现这种控制的器件被称为节拍脉冲发生器,或者顺序脉冲发生器等。
引脚说明🍛
信号 I/O 位宽 说明
Clock 输入 1 位 时钟脉冲,上升沿有效
Start 输入 1 位 Start=0时,异步将输出端T置为1000;Start=1、Clock↑节拍脉冲顺序输出
T0,T1,T2,T3 输出 4 位 节拍脉冲输出端
节拍脉冲发生器的工作波形图如下:

在这里插入图片描述

节拍脉冲发生器又可称为独热码环形计数器,可以使用循环移位的原理实现,如下图所示。所谓独热码(one-hot code)直观来说就是有多少个状态就有多少比特,而且只有一个比特为1,其他全为0的一种码制。图中独热码T依次为1000、0100、0010、0001。

在这里插入图片描述

节拍脉冲发生器也可以采用“计数器+译码器”的方案实现,如下图所示。
在这里插入图片描述

实现

在这里插入图片描述
在这里插入图片描述

本文内容由网友自发贡献,版权归原作者所有,本站不承担相应法律责任。如您发现有涉嫌抄袭侵权的内容,请联系:hwhale#tublm.com(使用前将#替换为@)

educode寄存器设计与应用之节拍脉冲发生器的设计(在Logisim上实现) 的相关文章

随机推荐