通过虚拟地址刷新/无效范围； ARMv8；缓存;

我正在为 32 位模式下运行的 ARMv8 (Cortex-A53) 实现缓存维护功能。 当我尝试使用虚拟地址（VA）刷新内存区域时出现问题。DCacheFlushByRange看起来像这样

// some init.
// kDCacheL1 = 0; kDCacheL2 = 2;
while (alignedVirtAddr < endAddr)
{
    // Flushing L1
    asm volatile("mcr   p15, 2, %0,  c0,  c0,  0" : : "r"(kDCacheL1) :);        // select cache
    isb();
    asm volatile("mcr   p15, 0, %0,  c7, c14,  1" : : "r"(alignedVirtAddr) :);  // clean & invalidate
    dsb();

    // Flushing L2
    asm volatile("mcr   p15, 2, %0,  c0,  c0,  0" : : "r"(kDCacheL2) :);        // select cache
    isb();
    asm volatile("mcr   p15, 0, %0,  c7, c14,  1" : : "r"(alignedVirtAddr) :);  // clean & invalidate
    dsb();

    alignedVirtAddr += lineSize;
}

DMA 用于验证功能。 DMA 将一个缓冲区复制到另一个缓冲区。源缓冲区在 DMA 之前刷新，目标缓冲区在 DMA 完成后失效。缓冲区是 64 字节对齐的。测试

for (uint32_t i = 0; i < kBufSize; i++)
    buf1[i] = 0;
for (uint32_t i = 0; i < kBufSize; i++)
    buf0[i] = kRefValue;

DCacheFlushByRange(buf0, sizeof(buf0));

// run DMA
while (1) // wait DMA completion;

DCacheInvalidateByRange(buf1, sizeof(buf1));
compare(buf0, buf1);

在转储中我可以看到buf1仍然只包含零。当缓存关闭时，结果是正确的，因此 DMA 本身可以正常工作。

另一点是当整个 D-cache 被 set/way 结果刷新/无效时结果是正确的。

// loops th/ way & set for L1 & L2
asm volatile("mcr   p15, 0, %0,  c7, c14,  2" : : "r"(setway) :)

这么快按设置/方式刷新/无效工作正常。使用 VA 进行闪烁/失效同样不会。可能有什么问题？

PS: kBufSize=4096;，总缓冲区大小为4096 * sizeof(uint32_t) == 16KB

函数本身没有问题，而不是 Cortex-A53 缓存实现功能有问题。

来自 Cortex-A53 TRM

AArch32 中的 DCIMVAC 操作和 AArch64 中的 DC IVAC 指令执行目标地址的无效操作。如果集群内的数据是脏的，那么clean 在 invalidate 之前执行.

所以没有实际的无效，有清理和失效

正常（至少对我来说）顺序是

flush(src);
dma(); // copy src -> dst
invalidate(dst);

但由于 invalidate() 会刷新，因此在 DMA 传输后，缓存（dst 区域）中的旧数据将写入内存中的数据之上。

解决方案/解决方法是

flush(src);
invalidate(dst);
dma(); // copy src -> dst
invalidate(dst); // again, that's right*.

* 来自“dst”内存区域的数据可以提前提取到缓存中。如果这种情况发生在 DMA 将数据放入内存之前，则将使用缓存中的旧数据。第二次无效是可以的，因为数据没有被标记为“脏”，所以它将被执行为“纯无效”。在这种情况下不进行清洁/冲洗。