- 如何估计 ARM 处理器上的 irq 延迟?
- irq 延迟的定义是什么?
中断请求 (irq) 延迟是中断请求从中断源传输到被服务点所需的时间。
因为有不同的中断通过不同的路径来自不同的源,显然它们的延迟取决于中断的类型。您可以找到有关特定中断的延迟(值和原因)的很好解释的表格在 ARM 网站上
您可以在以下位置找到更多相关信息:ARM9E-S内核技术参考手册:
4.3 最大中断延迟
如果采样信号在多周期指令启动的同时被置位
在第二个或更晚的执行周期中,中断异常入口不会开始,直到
指令已完成。
最长的 LDM 指令是加载所有寄存器(包括 PC)的指令。
以第一个执行周期为1算,LDM需要16个周期。
• LDM 传输的最后一个字在周期 17 中传输,并且中止
在此周期中返回传输状态。
• 如果发生数据中止,处理器会在周期 18 中检测到此情况并准备好
周期 19 中的数据中止异常条目。
• 周期 20 和 21 是数据中止条目的获取和解码阶段
分别。
• 在周期 22 期间,处理器准备 FIQ 条目,发出 Fetch 和 Decode
周期 23 和 24 中的周期。
• 因此,FIQ 例程中的第一条指令进入执行阶段
第25阶段的管道,最坏情况下的延迟为 24 个周期.
and
最小中断延迟
FIQ 或 IRQ 的最小延迟是可以对请求进行采样的最短时间
由输入寄存器(一个周期)加上异常进入时间(三个周期)计算。首先
中断指令在中断后四个周期进入执行流水线阶段
断言的
本文内容由网友自发贡献,版权归原作者所有,本站不承担相应法律责任。如您发现有涉嫌抄袭侵权的内容,请联系:hwhale#tublm.com(使用前将#替换为@)