信号沿着传输线传播时，每时每刻阻抗都可能发生变化（例如，PCB走线的宽度或者厚度发生变化、PCB过孔、PCB转角、PCB上的电阻、电容、电感、接插件和器件引脚都会产生阻抗变化），若走线的瞬时阻抗（只和传输线的横截面积和材质特性有关）发生变化，信号会产生反射（我们可以类比光的传播，当光在不同介质中传播时会产生反射和折射）。
这里给出反射系数的计算公式：
其中Z1为变化前的阻抗，Z2为变化后的阻抗。
例如PCB传输线的特性阻抗为50Ω，传输过程中遇到一个100Ω的贴片电阻接地，那么可以利用公式（1）计算得到ρ为1/3，即信号由1/3被反射回源端。
在电路设计时，我们希望整个传输线路阻抗都是一致的，最理想的情况就是源端、传输线、负载端都一样。但是，实际过程中，经常出现阻抗不匹配的情况，例如，传输线特性阻抗控制为50欧姆，而芯片内阻可能只有十几欧姆，这就造成不匹配。通常的做法是在芯片之外采用电阻端接匹配来实现阻抗一致性。常用的端接方式有源端端接、并联端接、戴维南端接、RC端接等，下面以点对点拓扑为例（其他电路中常见拓扑结构，见电路的拓扑结构_硬件梁朝伟的博客-CSDN博客），详细说明各种端接方式。
源端端接也称串联端接，是指在芯片端出来之后添加一个端接电阻，并使其尽量靠近输出端，如图1中R2所示。按照公式（1），R2阻值与芯片输出阻抗之和应等于传输线的特性阻抗Z0.
图1 源端端接示意图
源端端接可以使电路匹配的非常好，但并非适用于所有电路，源端端接的特性可归纳如下：
（1）电路简单，只需要一个电阻即可 ；
（2）合适的源端端接可以减少电磁干扰（EMI）辐射；
（3）适用于单一负载设计时的端接；
（4）假如端接电阻后，电路信号沿会变缓，上升时间变长，所以不适用于信号频率比较高，或者信号上升时间比较短的电路；
（5）适用于驱动端阻抗匹配，不适用于接收端的阻抗匹配。
并联端接是指把端接电阻并联在链路中，一般把端接电阻放在靠近信号接收端的位置。并联端接分为上拉并联端接和下拉并联端接。分别如图2、图3所示.
图2 上拉并联端接
图2 上拉并联端接
并联端接的优缺点如下：
（1）并联端接放在接收端，能够很好的消除反射，使用的元件也只有电阻；
（2）从电路结构来看，即使电路保持在静态情况下，并联端接依然会消耗电流，所以驱动的电流需求较大，特别在多负载时，驱动端更加难以满足并联端接需要的电流；
（3）并联端接，端接电阻与传输线阻抗一致，使用上拉并联端接时，会使波形低电平上移，使用下拉并联端接时，会使波形高电平下移，噪声容限也被降低。
戴维南端接就是使用两个电阻组成分压电路，是并联端接的一种特殊形式。如图4所示，用上拉电阻R4和下拉电阻R3构成端接，通过R3和R4吸收能量。戴维南电阻的等效电阻需和走线的特性阻抗相等。
图4 戴维南端接
戴维南端接优缺点如下：
（1）戴维南端接中上拉电阻能够提供一部分驱动电流给负载以帮助驱动器驱动高电平，下拉电阻能够提供一部分驱动电流给负载以帮助驱动器驱动低电平，所以驱动能力强于并联端接。
（2）但是与并联端接相同，即使电路保持在静态情况下，依然会消耗电流，所以功耗增加；
（3）同时会使波形低电平上移和高电平下移，降低噪声容限；
（4）戴维南端接需要使用两个电阻，电阻的选型和取值比较复杂，因此使用戴维南端接时需要慎重。
4 RC端接
RC端接在并联下拉端接的电阻下面增加了一个电容，再下拉到地，如图5所示。RC端接也可以看做一种特殊的并联端接，通常R取值与传输线阻抗一致，C取值较小。
图5 RC端接
RC端接优缺点如下：
（1）RC端接能够很好的消除源端带来的信号反射影响，但RC电路有可能导致新的反射；
（2）由于电容的存在，静态时功耗非常小；
（3）RC端接会抬高低电平，降低噪声容限；
（4）RC端接后，相当于加入了一个RC延时电路，是信号边沿变缓，所以不适合高速电路；
（5）RC端接需要电阻和电容两种元件，也存在选型的问题。
