REFRESH命令在时钟的第一个上升沿以CS HIGH，CA0 LOW，CA1 LOW，CA2 LOW，CA3 HIGH和CA4 LOW启动。对单bank的刷新命令（REFRESH）在时钟的第一个上升沿以CA5为低电平启动。对所有存储区REFRESH在时钟的第一个上升沿以CA5为高电平启动。单个存储区REFRESH命令（REFpb）在时钟的第二个上升沿在CA0，CA1和CA2上传输所要刷新的存储区地址。BANK地址BA0在CA0上传输，BANK地址BA1在CA1上传输，BANk地址BA2在CA2上传输。单个存储体REFRESH命令（REFpb）可以以任何顺序发行到八个BANK。例如，REFpb命令按以下顺序发出：1-3-0-2-4-7-5-6。使用per bank REFRESH命令刷新了八个bank后，控制器可以按相同顺序或不同顺序发送另一组单个 bank REFRESH命令。例如，以与先前顺序不同的以下顺序发出REFpb命令：7-1-3-5-0-4-2-6。可能的顺序之一也可以是顺序循环：0-1-2-3-4-5-6-7。除非已使用per bank REFRESH命令刷新了所有八个bank，（或者使用REFab刷新全部BANK），否则将per bank REFRESH命令发送到同一bank是非法的。
LPDDR4 SDRAM包含一个BNAK刷新计数器和一个行地址计数器，用来维护正常的刷新次序。每次完成一轮8个BANK的刷新，行地址计数器会进行加一操作，同时BNAK计数器会清零表示完成一轮刷新。每轮刷新的内部次序可以改变，但是禁止在一轮刷新内部对一个BNAK进行两次单BANK刷新。
八个REFpb命令的计数器从同步事件后的第一个REFpb命令开始。通过将存储体计数重置为零，可在控制器和SDRAM之间同步存储体计数器。在声明RESET_n或每次退出自刷新时均可进行同步。 对所有BNAK的刷新命令（REFab命令）可以将控制器和SDRAM之间的计数器同步为零。可以将SDRAM器件置于“自我刷新”状态，也可以随时发出REFab命令，而无需使用每个存储区REFRESH命令循环遍历所有八个存储区。在存储体计数同步为零后，控制器可以按上段中所述的任何顺序发出每个存储体REFRESH命令。当存储体计数器不为零时发出的REFab命令会将存储体计数器重置为零，并且DRAM将执行刷新行计数器指示的所有BANK。如果在REFab命令之后发出了另一个刷新命令（REFab或REFpb），则它将使用行计数器的递增值。下表显示了存储区和刷新计数器增量行为的示例。
BANK必须闲置后才能刷新。控制器必须跟踪由per bank REFRESH命令刷新的bank。
在满足以下条件之前，不得向设备发出REFpb命令：
-在前面的REFab命令之后，已经满足了tRFCab。
-在前面的REFpb命令之后已满足tRFCpb。
-在向该存储区执行先前的PRECHARGE命令后，已经满足了tRP。
-在先前的ACTIVATE命令之后（如果适用，例如，在与受REFpb命令影响的存储区不同的行中激活了一行之后），已经满足了tRRD。
在每个存储区刷新周期时间（tRFCpb）期间，无法访问目标存储区，但是，可以访问设备中的其他存储区，并且可以在该周期内对其进行寻址。 在REFpb操作期间，除了要刷新的存储区以外的任何存储区都可以保持在活动状态或通过READ或WRITE命令进行访问。当每个存储区的REFRESH周期完成时，受影响的存储区将处于空闲状态。发出REFpb之后，必须满足以下条件：
-在发出REFab命令之前，必须满足tRFCpb。
-在向同一存储库发出ACTIVATE命令之前，必须满足tRFCpb。
-向其他存储库发出ACTIVATE命令之前，必须满足tRRD。
-在发出另一个REFpb命令之前，必须满足tRFCpb。
全存储体刷新命令（REFab）向所有存储体发出REFRESH命令。发出REFab时，所有存储区必须处于空闲状态（例如，通过在发出所有存储区REFRESH命令之前发出PRECHARGE-all命令）。 REFab还可以将控制器和SDRAM之间的存储体计数同步为零。在满足以下条件之前，不得向设备发出REFab命令：
-遵循先前的REFab命令已满足tRFCab。
-遵循先前的REFpb命令已满足tRFCpb。
-按照先前的PRECHARGE命令满足了tRP。
当所有存储体刷新周期完成时，所有存储体将处于空闲状态。发出REFab后：
-在发出ACTIVATE命令之前，必须满足tRFCab延迟。
-在发出REFab或REFpb命令之前，必须满足tRFCab延迟。
tRFCab是指从一个针对所有BANK刷新命令后，对任意一个BNAK操作之前所需要的最小延迟，如图：
TRFCab1为全存储体刷新后，进行下一次操作（仍然是全存储体刷新命令）的延时。
TRFCab1为全存储体刷新后，进行下一次操作（激活某一个BANK）的延时。
tRFCpb是指从执行对某个BANK刷新命令后，对任意一个其他BNAK刷新或者对其本身激活之前所需要的最小延迟，如图：
TRFCab1为全存储体刷新后，进行下一次操作（刷新BANK0命令）的延时。
TRFCpb1为刷新BANK0后，进行下一次操作（刷新BANK1命令）的延时。
TRFCpb1为刷新BANK1后，进行下一次操作（激活BANK1命令）的延时。
通常，需要在每个tREFI间隔内定期向LPDDR4 SDRAM发出刷新命令，为提高任务调度和切换效率，在绝对刷新间隔方面提供了一定的灵活性。在LPDDR4 SDRAM运行期间，最多可以推迟8条刷新命令，这意味着在任何时间点最多不能推迟8条刷新命令，并且最大上拉或推迟REF命令的数量取决于刷新率。下表对此进行了说明。如果连续推迟了8个刷新命令，则周围的刷新命令之间的最大间隔将限制为9×tREFI。最多可以预先发出8个附加的“刷新”命令（“拉入”），每个命令将以后需要的常规“刷新”命令数量减少一个。请注意，提前提取8个以上的Refresh命令不会进一步减少以后需要的常规Refresh命令的数量，因此，两个周围的Refresh命令之间的最大间隔被限制为9×tREFI。
在任何给定时间，最多可在2 x tREFI内发出16个REF命令。可能会进入“自我刷新模式”，最多延迟八个刷新命令。在退出具有一个或多个刷新命令的自刷新模式后，其他的刷新命令可能会被推迟，以使被推迟的刷新命令的总数（在自刷新之前和之后）不会超过八个。在自刷新模式下，延迟或引入的REF命令的数量不变。对于每个存储体刷新，每个存储体刷新命令最多可以延迟8 x 8或拉入以提高调度效率。在任何给定时间，每个存储体刷新命令最多可在2 x tREFI内发出2 x 8 x 8。
Self Refresh命令可用于将数据保留在LPDDR4 SDRAM中，而SDRAM无需外部刷新命令即可保留数据。该设备具有一个内置计时器，可以进行自我刷新操作，此时，控制器可以进入休眠以节约电源。LPDDR4 SDRAM通过自刷新命令进入自刷新状态，自刷新命令定义为在时钟的第一个上升沿CS高，CA0低，CA1低，CA2低，CA3高，CA4高，CA5有效,在时钟的第二个上升沿CS低电平，CA0有效，CA1有效，CA2有效，CA3有效，CA4有效，CA5有效。（有效，表示它是逻辑电平，高或低）。
自刷新命令仅在读取数据突发完成且SDRAM处于空闲状态时才允许。在自刷新模式下，需要外部时钟输入并且SDRAM的所有输入引脚均被激活.SDRAM可以接受以下命令MRR-1，CAS- 2，DES，SRX，MPC，MRW-1和MRW-2（PASR Bank / Segment设置除外）。LPDDR4SDRAM可以在标准或高温范围内以自刷新方式运行。在运行时，SDRAM还可以管理自刷新功耗。温度变化，低温时较低，高温时较高。为了正确进行自我刷新操作，电源引脚（VDD1，VDD2和VDDQ）必须处于有效电平。但是，在满足tCKELCK（Max（5ns，5nCK））之后的自刷新过程中，可以在掉电的情况下关闭VDDQ（参见图） 关于tCKELCK）。在掉电退出自刷新之前，VDDQ必须在指定的范围内。 SDRAM必须保持在“自我刷新”模型中的最短时间为tSR，min。
在关闭电源退出自刷新之前，VDDQ必须在规定的范围内。 SDRAM必须保持在“自我刷新”模型中的最短时间为tSR，min。一旦注册了自刷新退出，直到满足tXSR为止，除PASR Bank / Segment设置外，仅允许MRR-1，CAS-2，DES，MPC，MRW-1和MRW-2允许使用。注册自我刷新退出时，可能会错过内部定时的刷新事件。退出自刷新后，要求至少发出一个REFRESH命令（每个存储区8个或全部存储区1个），然后再进入后续的自刷新操作。此REFRESH命令不包括在常规刷新命令的计数中tREFI间隔，并且不会修改延迟或引入的刷新计数； REFRESH命令的确计入2 X tREFI内允许的最大刷新次数。
在SDRAM中的自刷新模式下，允许进入/退出掉电模式。 自刷新进入/退出和掉电进入/退出之间的相关时序参数如图所示。
进入掉电模式时序：
退出掉电模式后，执行命令时序：
如果启用了MR4 OP [3]，则DRAM将在自刷新退出期间中止正在进行的刷新，并且不会增加内部刷新计数器。 控制器可以在tXSR_abort而不是tXSR延迟后发出有效命令.tXSR_abort（min）的值定义为tRFCpb + 17.5ns。
退出自刷新模式后，LPDDR4 SDRAM至少需要进行一次额外的刷新（执行单存储体刷新命令8次）或执行所有存储体刷新命令1次）进入后续的自刷新模式。 无论自刷新中止的MR位设置如何，此要求都保持不变。自刷新中止功能可用于以12 Gb双通道设备和6 Gb单通道设备或更高密度设备。
